

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Takahiko HARA, et al.

Serial No: 10/668,027

Filed: September 22, 2003

For: Semiconductor Integrated Circuit

> Comprising Sense Amplifier **Activating Circuit For Activating**

Sense Amplifier Circuit

TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-278072 which was filed September 24, 2002 and Japanese patent application No. 2003-320862 which was filed September 12, 2003, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

TSØM L.L.P.

Orler

Registration No. 41,232 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701

Date: December 29, 2003

Art Unit: 2822

Examiner: Not assigned

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed

Commissioner for Patents

P.O. Box 1450

Alexandria, VA 22313-1450, on

December 29, 2003 **Date of Deposit**

Rebecca L. Golden

Cheun Wolfe December 29, 2003

Signature

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月24日

出 願 番 号

Application Number:

特願2002-278072

[ST.10/C]:

[JP2002-278072]

出 願 人 Applicant(s):

株式会社東芝

2002年10月18日

特許庁長官 Commissioner, Japan Patent Office



特2002-278072

【書類名】

特許願

【整理番号】

A000202910

【提出日】

平成14年 9月24日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 7/00

【発明の名称】

半導体集積回路

【請求項の数】

14

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

原 毅彦

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】

メモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルから読み出された信号を増幅する、NチャネルMOSトランジ スタから構成されたNチャネルセンスアンプとPチャネルMOSトランジスタか ら構成されたPチャネルセンスアンプとを含むセンスアンプと、

前記センスアンプに隣接して配置され、前記センスアンプが含む前記Nチャネ ルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネルMO Sトランジスタを有する第1、第2の駆動回路と、

前記第1、第2の駆動回路が有する各々の前記NチャネルMOSトランジスタ のゲート電極に共通の制御信号を供給するセンスアンプ制御回路と、

を具備することを特徴とする半導体集積回路。

【請求項2】

メモリセルが行方向及び列方向にマトリクス状に配置され、ビット線対に接続 されたメモリセルアレイと、

前記列方向に連続して配置され、前記メモリセルから読み出され前記ビット線 対間に現われた微小信号を増幅する、PチャネルMOSトランジスタから構成さ れたPチャネルセンスアンプを含むセンスアンプと、

前記センスアンプに隣接して前記列方向に連続して配置され、前記センスアン プが含む前記Pチャネルセンスアンプを駆動するNチャネルMOSトランジスタ を有する駆動回路と、

前記駆動回路が有する前記NチャネルMOSトランジスタのゲート電極に制御 信号を供給するセンスアンプ制御回路と、

を具備することを特徴とする半導体集積回路。

【請求項3】

メモリセルが行方向及び列方向にマトリクス状に配置され、ビット線対に接続 されたメモリセルアレイと、

前記列方向に連続して配置され、前記メモリセルから読み出され前記ビット線 対間に現われた微小信号を増幅する、NチャネルMOSトランジスタから構成さ れたNチャネルセンスアンプとPチャネルMOSトランジスタから構成されたP チャネルセンスアンプとを含むセンスアンプと、

前記センスアンプに隣接して前記列方向に連続して配置され、前記センスアンプが含む前記Nチャネルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネルMOSトランジスタを有する第1、第2の駆動回路と、

前記第1、第2の駆動回路が有する各々の前記NチャネルMOSトランジスタのゲート電極に共通の制御信号を供給するセンスアンプ制御回路と、

を具備することを特徴とする半導体集積回路。

【請求項4】 前記Nチャネルセンスアンプを駆動する前記第1の駆動回路が有するNチャネルMOSトランジスタと、前記Pチャネルセンスアンプを駆動する前記第2の駆動回路が有するNチャネルMOSトランジスタとが、前記列方向に一列に配置されていることを特徴とする請求項3に記載の半導体集積回路。

【請求項5】 前記第1の駆動回路が有するNチャネルMOSトランジスタのゲート長と、前記第2の駆動回路が有するNチャネルMOSトランジスタのゲート長が等しいことを特徴とする請求項4に記載の半導体集積回路。

【請求項6】 前記第1の駆動回路が有するNチャネルMOSトランジスタのしきい値電圧と、前記第2の駆動回路が有するNチャネルMOSトランジスタのしきい値電圧が等しいことを特徴とする請求項4に記載の半導体集積回路。

【請求項7】 前記列方向に連続して配置された前記センスアンプのうち、2個のセンスアンプ毎に、前記Pチャネルセンスアンプを駆動する駆動回路が1個ずつ配置されていることを特徴とする請求項2に記載の半導体集積回路。

【請求項8】 前記列方向に連続して配置された前記センスアンプのうち、2個のセンスアンプ毎に、前記Nチャネルセンスアンプを駆動する前記第1の駆動回路と、前記Pチャネルセンスアンプを駆動する第2の駆動回路とが1個ずつ配置されていることを特徴とする請求項3に記載の半導体集積回路。

【請求項9】 前記第1の駆動回路が有するNチャネルMOSトランジスタと、前記第2の駆動回路が有するNチャネルMOSトランジスタとが、前記列方

向に伸びる共通のゲート電極を有することを特徴とする請求項4に記載の半導体 集積回路。

【請求項10】 前記第1の駆動回路が有するNチャネルMOSトランジスタのソースに接続されたソースコンタクトと、前記第2の駆動回路が有するNチャネルMOSトランジスタのソースに接続されたソースコンタクトとが、前記列方向に伸びる共通のゲート電極に対して、互いに反対側に配置されることを特徴とする請求項9に記載の半導体集積回路。

【請求項11】 前記Pチャネルセンスアンプを構成する前記PチャネルM O SトランジスタはNウェル領域上に形成されており、前記Nウェル領域のウェル電位は、前記Pチャネルセンスアンプを駆動する前記駆動回路が有するNチャネルMOSトランジスタのドレイン電圧に等しいことを特徴とする請求項2に記載の半導体集積回路。

【請求項12】 前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成されており、前記Nウェル領域のウェル電位は、前記Pチャネルセンスアンプを駆動する前記第2の駆動回路が有するNチャネルMOSトランジスタのドレイン電圧に等しいことを特徴とする請求項3に記載の半導体集積回路。

【請求項13】 前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成され、前記Nチャネルセンスアンプを構成する前記NチャネルMOSトランジスタは前記Nウェル領域に隣接するPウェル領域上に形成されており、前記駆動回路が有する前記NチャネルMOSトランジスタは前記Pウェル領域上に形成されていることを特徴とする請求項2に記載の半導体集積回路。

【請求項14】 前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成され、前記Nチャネルセンスアンプを構成する前記NチャネルMOSトランジスタは前記Nウェル領域に隣接するPウェル領域上に形成されており、前記第1、第2の駆動回路が有する前記NチャネルMOSトランジスタは前記Pウェル領域上に形成されていることを特徴とする請求項1または3に記載の半導体集積回路。



【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体集積回路に関するものであり、特にビット線の電位を読み 取るセンスアンプ回路とこのセンスアンプ回路を活性化するためのセンスアンプ 活性化回路とを備えたダイナミックランダムアクセスメモリに関するものである

[0002]

【従来の技術】

近年、通信用のルータやデータサーバ用の記憶素子として、ランダムアクセスが高速であるダイナミックランダムアクセスメモリ(以下、DRAMと記す)の需要が高まっている。

[0003]

以下に、従来のDRAMの構成例について説明する。図12は、従来のビット線センスアンプを使用したDRAMの一例を示す回路図である。

[0004]

外部から入力される複数の外部入力信号EXTから、バッファ・制御回路101により、ビット線センスアンプ制御信号 ϕ SA、ワード線制御信号 ϕ WL、及びロウアドレスRAが作られる。ビット線センスアンプ制御信号 ϕ SAは、センスアンプ制御回路102に入力される。ワード線制御信号 ϕ WLはワード線ドライブ回路103に入力され、ロウアドレスRAはロウデコーダ104に入力される。

[0005]

前記ロウデコーダ104に接続されたワード線WL1、…、WLn-1、WLnは、トランジスタTRと容量CPで構成されたメモリセルMCに接続されている。メモリセルMCは、アレイ状に複数配置されてメモリセルアレイ105を構成している。

[0006]

メモリセルMCに対するデータの読み出し/書き込みは、ビット線センスアン

プによって制御される。ビット線センスアンプは、ダイナミック型CMOSセンスアンプ106、セルアレイ選択スイッチ107、ビット線イコライズ回路108、及びカラム選択スイッチ109で構成される。センスアンプ106は、相補関係にあるビット線対BLとbBLとの間にクロス接続されている。セルアレイ選択スイッチ107は、セルアレイ105とセンスアンプ106との間に配置されている。ビット線イコライズ回路108は、ビット線対BLとbBLを接続すると共に、これらビット線対BL、bBLを電圧Vblにプリチャージする。カラム選択スイッチ109は、カラム選択信号CSLによって制御され、データ読み出し/書き込みを行うビット線対BL、bBLを選択する。

[0007]

前記ダイナミック型CMOSセンスアンプ106は、NチャネルMOSトランジスタT101、T102からなるNチャネルセンスアンプと、PチャネルMOSトランジスタT103、T104からなるPチャネルセンスアンプを有している。Nチャネルセンスアンプの共通ソースには、Nチャネルセンスアンプ駆動信号SANが入力され、Pチャネルセンスアンプの共通ソースにはPチャネルセンスアンプ駆動信号SAN、SAPのどちらも、センスアンプ制御回路102から出力される。

[0008]

前記センスアンプ制御回路 1020構成を図13に示す。タイミング発生回路 110では、センスアンプ制御信号 ϕ S Aに基づいて、センスアンプ制御回路で必要な各種の制御信号 S E P S A E Q が作られる。

[0009]

センスアンプ駆動回路 1 1 1 では、NチャネルMOSトランジスタT 1 1 1 の ゲートにNチャネルセンスイネーブル信号 S E N が入力され、ソースに接地電位 Vssが供給される。このトランジスタT 1 1 1 のドレインからは信号 S A P が出 力される。

[0010]

また、PチャネルMOSトランジスタT112のゲートにPチャネルセンスイネーブル信号SEPが入力され、ソースにビット線リストア電位Vaaが供給され

る。このトランジスタT112のドレインからは信号SANが出力される。

[0011]

センスアンプイコライズ回路112は、トランジスタT113、T114、T 115から構成され、センスアンプイコライズ信号SAEQによって制御される 。このセンスアンプイコライズ回路112は、イコライズ信号SAEQに従って トランジスタT111のドレインとトランジスタT112のドレインとを接続す ると共に、信号SAN、SAPをイコライズ電位VBLにプリチャージする。

[0012]

次に、前記ビット線センスアンプにおけるビット線電位の基本的なセンス動作 について説明する。図14は、前記ビット線センスアンプにおけるセンス動作を 示すタイミングチャートである。

[0013]

まず、ビット線イコライズ信号BLEQの立ち下りによって、ビット線イコライズ回路108が非活性化される。その後、ワード線WLnが立ち上がると、メモリセル容量CPに蓄えられた電荷はトランジスタTRを介してビット線bBLに読み出される。仮に、蓄積されていたデータが"0"であれば、ビット線bBLの電位はイコライズ電位VBLから100mV程度低くなる。

[0014].

その後、センスイネーブル信号がSEN、SEPの順で活性化され、センスアンプ駆動信号SANが接地電位Vssに、センスアンプ駆動信号SAPが電圧Vaa に向けて変化する。信号SANの電圧低下でトランジスタT102のゲートーソース間電圧VgsがトランジスタT102のしきい電圧Vthnよりも高くなれば、トランジスタT102がオンする。信号SAPの電圧上昇でトランジスタT103のゲートーソース間電圧VgsがトランジスタT103のしきい電圧Vthpよりも高くなれば、トランジスタT103がオンする。これにより、ビット線bBLは接地電位Vssに向けて放電され、ビット線BLは電圧Vaaに向けて充電される。この結果、ビット線bBLに読み出された信号が増幅される。

[0015]

その後、ビット線対BL、bBLに十分な電位差が生じた時点でカラム選択ス

イッチ109に入力されるカラム選択信号CSLが立ち上がり、データがI/O線対IO、bIOに読み出される。I/O線対へのデータ読み出し後も、メモリセルヘデータをリストアするためにビット線対BL、bBLへの充放電が継続される。

[0016]

前述した動作より、メモリセルからのデータの高速読み出し、またはメモリセルへのデータのリストアが含まれるサイクルタイムの短縮のいずれを達成するにも、ビット線電位のセンス動作の高速化、特に初期のセンス時間の短縮が重要であることがわかる。

[0017]

前述した初期のセンス時間を短縮するためには、信号SAN、SAPが流れる配線を介して接地電位Vss、電圧Vaaに流れる電流値を大きくすること、つまり信号SAN、SAPが流れる配線の配線抵抗を削減することと、信号SAN、SAPの駆動トランジスタT111、T112の寸法を大きくすることが特に有効である。そのために、センスアンプ及びセンスアンプ駆動回路のレイアウトにはさまざまな工夫がなされてきた。その一例を以下に示す。

[0018]

図15は、センスアンプ及びセンスアンプ駆動回路のレイアウトを示す概略図である。この図15では、センスアンプ駆動回路(SAD)111を分散配置し、センスアンプ駆動回路(SAD)111からセンスアンプ(SA1~SA2m) 106までのセンスアンプ駆動信号SAN、SAPが流れる配線の抵抗を小さくした例を示している。

[0019]

2つのメモリセルアレイ間でセンスアンプを共有する方式の場合、4mカラムのセルアレイ105に対して左右にそれぞれ2mカラムのセンスアンプ106が配置される。ここでは、右側に配置される2mカラムのセンスアンプは図示していない。センスアンプ(SA1~SA2m)106の列の中央には、センスアンプ駆動回路111が配置されている。このような方式では、セルアレイ105の2カラム分のピッチよりもセンスアンプの1カラムのピッチを小さくレイアウトす



ることにより、センスアンプ寸法を大きくすることなく、センスアンプ106の 列内にもセンスアンプ駆動回路111を配置するスペースを捻出している。

[0020]

【発明が解決しようとする課題】

しかしながら、図15に示したレイアウト方式では、センスアンプ駆動回路1 11のトランジスタ寸法を実際にはそれほど大きく設定することができない。さらに、セルアレイ105とセンスアンプ106間のビット線の接続が、領域W1で示すように複雑化し、ビット線の配線容量にアンバランスが生じる。したがって、このレイアウト方式は、センス動作のスピードを重視する場合には適切でない。

[0021]

そこでこの発明は、前記課題に鑑みてなされたものであり、ビット線電位のセンス動作の高速化に適した半導体集積回路を提供することを目的とする。

[0022]


【課題を解決するための手段】

前記目的を達成するために、この発明に係る半導体集積回路は、メモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルから読み出された信号を増幅する、NチャネルMOSトランジスタから構成されたNチャネルセンスアンプとPチャネルMOSトランジスタから構成されたPチャネルセンスアンプとを含むセンスアンプと、前記センスアンプに隣接して配置され、前記センスアンプが含む前記Nチャネルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネルMOSトランジスタを有する第1、第2の駆動回路と、前記第1、第2の駆動回路が有する各々の前記NチャネルMOSトランジスタのゲート電極に共通の制御信号を供給するセンスアンプ制御回路とを具備することを特徴とする。

[0023]

【発明の実施の形態】

この発明の実施の形態を説明する前に、センスアンプを駆動するためのセンスアンプ駆動回路をセンスアンプに隣接して配置した半導体集積回路について説明



[0024]

図1は、センスアンプにおけるセンス動作のスピードを重視する場合に、一般 的に使用されるセンスアンプ及びセンスアンプ駆動回路のレイアウトを示す概略 図である。

[0025]

図1において、センスアンプ6の1カラムのピッチは、セルアレイ5の2カラム分のピッチと等しく設定する。Pチャネルセンスアンプ(PSA)が配列されるPチャネルセンスアンプ列6Pに隣接して、Pチャネルセンスアンプを駆動するためのセンスアンプ駆動回路(PSAD)11が配置される。また、Nチャネルセンスアンプ(NSA)が配列されるNチャネルセンスアンプ列6Nに隣接して、Nチャネルセンスアンプを駆動するためのセンスアンプ駆動回路(NSAD)10が配置される。

[0026]

図2は、図1に示したレイアウトを有する半導体集積回路を、回路構成にて示した回路図である。

[0027]

図2に示すように、外部から複数の外部入力信号EXTがバッファ制御回路1へ入力される。バッファ制御回路1は、外部入力信号EXTに基づいて、ビット線センスアンプ制御信号 φ S A、ワード線制御信号 φ W L、及びロウアドレスR A を生成する。ビット線センスアンプ制御信号 φ S A は、センスアンプ制御回路2に入力される。ワード線制御信号 φ W L はワード線ドライブ回路3に入力され、ロウアドレスR A はロウデコーダ4に入力される。

[0028]

前記ロウデコーダ4からの出力信号が入力されるワード線WL1、…、WLn-1、WLnは、トランジスタTRと容量CPで構成されたメモリセルMCに接続されている。メモリセルMCは、アレイ状に複数配置されてメモリセルアレイ5を構成している。



[0029]

前記メモリセルMCに記憶されたデータの読み出し、及びメモリセルMCへのデータの書き込みは、ビット線センスアンプによって制御される。ビット線センスアンプは、ダイナミック型CMOSセンスアンプ6、セルアレイ選択スイッチ7、ビット線イコライズ回路8、カラム選択スイッチ9、及びセンスアンプ駆動回路10、11で構成される。センスアンプ6は、相補関係にあるビット線対BLとbBLとの間にクロス接続されている。セルアレイ選択スイッチ7は、セルアレイ5とセンスアンプ6との間に配置されている。ビット線イコライズ回路8は、ビット線対BLとbBLを接続すると共に、これらビット線対BL、bBLを電圧Vblにプリチャージする。カラム選択スイッチ9は、カラム選択信号CSLによって制御され、データ読み出しまたは書き込みを行うビット線対BL、bBLを選択する。センスアンプ駆動回路10、11は、センスアンプ6を活性化あるいは非活性化状態にする。

[0030]

通常は、2つのセルアレイ間でセンスアンプ6が共有されているので、セルアレイ選択スイッチ7とビット線イコライズ回路8はセンスアンプ6を挟んで反対側にも接続されるが、ここでは図示しない。

[0031]

前記ダイナミック型CMOSセンスアンプ6は、NチャネルMOSトランジスタT1、T2からなるNチャネルセンスアンプと、PチャネルMOSトランジスタT3、T4からなるPチャネルセンスアンプとを有している。

[0032]

Nチャネルセンスアンプの共通ソースには、Nチャネルセンスアンプ駆動信号 SANが入力される。さらに、センスアンプ駆動信号 SANは、Nチャネルセンスアンプ駆動回路 10を構成するNチャネルMOSトランジスタT5のドレインに入力される。トランジスタT5のソースには接地電位 Vssが供給され、ゲートにはセンスイネーブル信号 SENが入力される。

[0033]

また、Pチャネルセンスアンプの共通ソースには、Pチャネルセンスアンプ駆



動信号SAPが入力される。さらに、センスアンプ駆動信号SAPは、Pチャネルセンスアンプ駆動回路11を構成するPチャネルMOSトランジスタT6のドレインに入力される。トランジスタT6のソースにはビット線リストア電位Vaaが供給され、ゲートにはセンスイネーブル信号SEPが入力される。センスアンプ駆動信号SAN、SAP、及びセンスイネーブル信号SEN、SEPは、いずれもセンスアンプ制御回路2から出力される。

[0034]

図3は、前記センスアンプ制御回路2の構成を示す回路図である。

[0035]

センスアンプ制御回路 2 は、タイミング発生回路 2 1 とイコライズ回路 2 2 を有する。タイミング発生回路 2 1 では、入力されるセンスアンプ制御信号 6 S A に基づいて、センスアンプ動作で必要な各種の制御信号 S E N、 S E P、 S A E Q を生成する。イコライズ回路 2 2 は、トランジスタ T 8、 T 9、 T 1 0 からなり、制御信号 S A E Q を受け取り、センスアンプ駆動信号 S A N と S A P をイコライズ同路 2 2 は、センスアンプ 6 が非活性状態のときに、センスアンプイコライズ信号 S A E Q に従って、センスアンプ駆動信号 S A N、 S A P をイコライズ電位 V b1(Vaa / 2 レベル)にプリチャージする。

[0036]

次に、基本的なビット線電位のセンス動作について図4を用いて説明する。図4は、前記ビット線センスアンプにおけるビット線電位のセンス動作を示すタイミングチャートである。

[0037]

まず、ビット線イコライズ信号BLEQの立ち下りによって、ビット線イコライズ回路8が非活性化される。次に、ワード線WLnが立ち上がると、メモリセルの容量CPに蓄えられた電荷はトランジスタTRを介してビット線bBLに読み出される。仮に、メモリセルMCに蓄積されていたデータが"O"であれば、ビット線bBLの電位はイコライズ電位Vblから100mV程度低くなる。

[0038]

その後、センスイネーブル信号SENが電圧Vppに向けて立ち上がり、続いて・



センスイネーブル信号SEPが接地電位Vssに向けて立ち下がる。これにより、 センスアンプ駆動回路(トランジスタT5、T6)が活性化される。このトラン ジスタT5、T6の活性化によって、センスアンプ駆動信号SANが接地電位V ssに、センスアンプ駆動信号SAPが電圧Vaaに向けて変化する。

[0039]

センスアンプ駆動信号SANの電圧低下で、トランジスタT2のゲートーソース間電圧VgsがトランジスタT2のしきい電圧Vthnよりも高くなれば、トランジスタT2がオンする。センスアンプ駆動信号SAPの電圧上昇でトランジスタT3のゲートーソース間電圧VgsがトランジスタT3のしきい電圧Vthpよりも高くなれば、トランジスタT3がオンする。これにより、ビット線bBLは接地電位Vssに向けて放電される。また、ビット線BLは電圧Vaaに向けて充電される。この結果、ビット線bBLに読み出された信号が増幅される。

[0040]

その後、ビット線対BLとbBLとの間に十分な電位差が生じた時点でカラム選択スイッチ9に入力されるカラム選択信号CSLが立ち上がり、データがI/O線対IO、bIOに読み出される。I/O線対へのデータ読み出し後も、メモリセルMCへデータをリストアするためにビット線対BL、bBLへの充放電が継続される。

[0041]

図5は、前記センスアンプ及びセンスアンプ駆動回路を構成するトランジスタ の具体的なレイアウト図である。

[0042]

この図5は、2カラム分のセンスアンプとセンスアンプ駆動回路を示している。領域CにはPチャネルセンスアンプ(トランジスタT3、T4)が配置され、領域BにはPチャネルセンスアンプ駆動回路(トランジスタT6)が配置される。また、領域EにはNチャネルセンスアンプ(トランジスタT1、T2)が配置され、領域DにはNチャネルセンスアンプ駆動回路(トランジスタT5)が配置される。領域A1、A2は、それぞれカラムごとのセンスアンプ領域を示している。



図5に示すように、P型拡散領域31上には、ゲート電極32、33、ドレインコンタクト34、35、及び共通ソースコンタクト36が形成される。前記ゲート電極32、33は、クロスカップルされたPチャネルトランジスタT3、T4のそれぞれのゲート電極である。ドレインコンタクト34、35は、トランジスタT3、T4のドレインにそれぞれ接続されている。共通ソースコンタクト36は、トランジスタT3、T4の共通のソースに接続されている。

[0044]

トランジスタT3,T4から構成されるPチャネルセンスアンプに隣接して、センスアンプ駆動回路を構成する駆動トランジスタT6が配置される。この駆動トランジスタT6は、P型拡散領域37に形成される。P型拡散領域37上には、トランジスタT6のゲート電極38、ドレインコンタクト39、及びソースコンタクト40が形成される。なお、ゲート電極38のゲートコンタクトは図示していないが、センスアンプ領域上を縦に走る配線から、あるまとまったセンスアンプ単位ごとに取られる。

[0045]

ウェル境界41は、Pチャネルセンスアンプが含まれるNウェル領域と、Nチャネルセンスアンプが含まれるPウェル領域との境界である。Pウェル領域内の領域E、Dには、前述したように、Nチャネルセンスアンプ(トランジスタT1、T2)、センスアンプ駆動回路(トランジスタT5)がそれぞれ配置される。

[0046]

図5に示したレイアウトでは、センスアンプの2カラム当たりに1つの駆動トランジスタが隣接配置されるため、センスアンプとセンスアンプを駆動する駆動トランジスタとの間の配線抵抗を非常に小さくできる。また、センスアンプの2カラム当たりに1つ設けられる駆動トランジスタの寸法を十分大きく設定できるため、ビット線電位のセンス時間を短縮することが可能となる。

[0047]

しかし、図5に示したレイアウトでは、センスアンプ及びセンスアンプ駆動回路を形成するために必要な領域の寸法が増え、チップサイズが大きくなってしま

う。具体的には、Nチャネルセンスアンプ及びPチャネルセンスアンプのそれぞれの駆動トランジスタを、前記Nチャネルセンスアンプ及びPチャネルセンスアンプの横にそれぞれ配置したため、トランジスタ領域が増大する。さらに、センスアンプを駆動するセンスイネーブル信号SEN、SEPの配線が2本増える。これらにより、チップ面積が大幅に増大し、高速ランダムアクセスが可能なDRAMを安価に提供することができない場合がある。

[0048]

このような問題点を解決した、この発明の実施の形態の半導体集積回路について以下に説明する。説明に際し、前述した半導体集積回路における構成と同様の部分には同じ符号を付す。

[0049]

図6は、この発明の実施の形態の半導体集積回路の構成を示す回路図である。

[0050]

図6に示すように、外部から複数の外部入力信号EXTがバッファ制御回路1へ入力される。バッファ制御回路1は、外部入力信号EXTに基づいて、ビット線センスアンプ制御信号 φ S A、ワード線制御信号 φ W L、及びロウアドレスR Aを生成する。ビット線センスアンプ制御信号 φ S A は、センスアンプ制御回路2 Aに入力される。ワード線制御信号 φ W L はワード線ドライブ回路3に入力され、ロウアドレスR A はロウデコーダ4に入力される。

[0051]

前記ロウデコーダ4からの出力信号が入力されるワード線WL1、…、WLn-1、WLnは、トランジスタTRと容量CPで構成されたメモリセルMCに接続されている。メモリセルMCは、アレイ状(例えばマトリクス状)に複数配置されてメモリセルアレイ5を構成している。

[0052]

前記メモリセルMCに記憶されたデータの読み出し、及びメモリセルMCへのデータの書き込みは、ビット線センスアンプによって制御される。ビット線センスアンプは、ダイナミック型CMOSセンスアンプ6、セルアレイ選択スイッチ7、ビット線イコライズ回路8、カラム選択スイッチ9、及びセンスアンプ駆動

回路10、11Aで構成される。センスアンプ6は、相補関係にあるビット線対BLとbBLとの間にクロス接続されている。セルアレイ選択スイッチ7は、セルアレイ5とセンスアンプ6との間に配置されている。ビット線イコライズ回路8は、ビット線対BLとbBLを接続すると共に、これらビット線対BL、bBLを電圧Vblにプリチャージする。カラム選択スイッチ9は、カラム選択信号CSLによって制御され、データ読み出しまたは書き込みを行うビット線対BL、bBLを選択する。センスアンプ駆動回路10、11Aは、センスアンプ6を活性化あるいは非活性化状態にする。

[0053]

通常は、2つのセルアレイ間でセンスアンプ6が共有されているので、セルアレイ選択スイッチ7とビット線イコライズ回路8はセンスアンプ6を挟んで反対側にも接続されるが、ここでは図示しない。

[0054]


前記ダイナミック型CMOSセンスアンプ6は、NチャネルMOSトランジスタT1、T2からなるNチャネルセンスアンプと、PチャネルMOSトランジスタT3、T4からなるPチャネルセンスアンプとを有している。

[0055]

Nチャネルセンスアンプの共通ソースには、Nチャネルセンスアンプ駆動信号 SANが入力される。さらに、センスアンプ駆動信号 SANは、Nチャネルセンスアンプ駆動回路 10を構成するNチャネルMOSトランジスタT5のドレインに入力される。トランジスタT5のソースには接地電位 Vssが供給され、ゲートにはセンスイネーブル信号 SENが入力される。

[0056]

また、Pチャネルセンスアンプの共通ソースには、Pチャネルセンスアンプ駆動信号SAPが入力される。さらに、センスアンプ駆動信号SAPは、Pチャネルセンスアンプ駆動回路11Aを構成するNチャネルMOSトランジスタT7のドレインに入力される。トランジスタT7のソースにはビット線リストア電位Vaaが供給され、ゲートには前記トランジスタT5のゲートと同様に、センスイネーブル信号SENが入力される。センスアンプ駆動信号SAN、SAP、及びセ



[0.057]

図1に示した半導体集積回路とは、Pチャネルセンスアンプを駆動するセンスアンプ駆動回路がNチャネルMOSトランジスタT7で構成される点と、Nチャネル及びPチャネルセンスアンプを駆動するセンスアンプ駆動回路、すなわちトランジスタT5及びT7のゲートに入力される信号が同一のセンスイネーブル信号SENである点が異なっている。

[0058]

図7は、前記センスアンプ制御回路2Aの構成を示す回路図である。

[0.059]

センスアンプ制御回路2Aは、タイミング発生回路21とイコライズ回路22を有する。タイミング発生回路21では、入力されるセンスアンプ制御信号 S A に基づいて、センスアンプ動作で必要な各種の制御信号 S E N、 S A E Q を生成する。イコライズ回路22は、トランジスタT8、T9、T10からなり、制御信号 S A E Q を受け取り、センスアンプ駆動信号 S A N と S A P をイコライズする。イコライズ回路22は、センスアンプ 6 が非活性状態のときに、センスアンプイコライズ信号 S A E Q に従って、センスアンプ駆動信号 S A N、 S A P をイコライズ電位 V bl (Vaa/2レベル)にプリチャージする。

[0060]

次に、基本的なビット線電位のセンス動作について図8を用いて説明する。図8は、前記ビット線センスアンプにおけるビット線電位のセンス動作を示すタイミングチャートである。

[0061]

まず、ビット線イコライズ信号BLEQの立ち下りによって、ビット線イコライズ回路8が非活性化される。次に、ワード線WLnが立ち上がると、メモリセルの容量CPに蓄えられた電荷はトランジスタTRを介してビット線bBLに読み出される。仮に、メモリセルMCに蓄積されていたデータが"O"であれば、ビット線bBLの電位はイコライズ電位Vblから100mV程度低くなる。



[0062]

その後、センスイネーブル信号SENが電圧Vppに向けて立ち上がり、センスアンプ駆動回路(トランジスタT5、T7)が活性化される。これにより、センスアンプ駆動信号SANが接地電位Vssに向けて変化する。これと同時に、センスアンプ駆動信号SAPがビット線リストア電位Vaaに向けて変化する。

[0063]

この実施の形態では、ビット線リストア速度のさらなる高速化のために、すなわちビット線BLを電圧Vaaまで充電する速度を高速化するために、ビット線電位のセンス動作の初期に、ビット線リストア電位Vaaを一時的に電圧Vaahまで上昇させるオーバードライブ方式を採用している。前記電圧Vaahは、電圧Vaaより所定電圧だけ高い電圧である。

[0064]

Nチャネル及びPチャネルセンスアンプを駆動する駆動トランジスタT5及びT7のゲートには、前述したように、センスイネーブル信号SENが共通に入力される。このとき、トランジスタT7のソース電位の初期値はイコライズ電位VЫと高い。このため、Pチャネルセンスアンプ駆動信号SAPの立ち上がりは、Nチャネルセンスアンプ駆動信号SANの立ち下がりよりもわずかに遅くなる。

[0065]

センスアンプ駆動信号SANの電圧低下で、トランジスタT2のゲートーソース間電圧Vgsがしきい電圧Vthnよりも高くなればトランジスタT2がオンする。また、センスアンプ駆動信号SAPの電圧上昇で、トランジスタT3のゲートーソース間電圧Vgsがしきい電圧Vthpよりも高くなればトランジスタT3がオンする。これらにより、ビット線bBLは接地電位Vssに向けて放電され、ビット線BLは電圧Vaahに向けて充電される。この結果、ビット線bBLに読み出された信号が増幅される。

[0066]

その後、ビット線対BLとbBLとの間に十分な電位差が生じた時点でカラム 選択スイッチ9に入力されるカラム選択信号CSLが立ち上がり、データがI/ O線対IO、bIOに読み出される。I/O線対へのデータ読み出し後も、メモ リセルヘデータをリストアするためにビット線対BL、bBLへの充放電が継続 される。なお、前記オーバードライブは、ビット線が予め設定されたリストア用 の電圧 Vaaに十分近づいた時点で停止される。

[0067]

図9は、前記ビット線リストア電位 Vaa 及び電圧 Vaahを発生するオーバードライブ回路の構成を示す図である。

[0068]

このオーバードライブ回路は、チップ内に設けられており、第1内部降圧回路51、及び第2内部降圧回路52を有する。第1内部降圧回路51は、供給される電源電位Vccを降圧して、あらかじめ設定されたリストア電位Vaaを定常的に発生する。また、第2内部降圧回路52は、供給される電源電位Vccを降圧してオーバードライブ用電位を発生する。この第2内部降圧回路52には制御信号ODが入力されており、第2内部降圧回路52は制御信号ODに従って、オーバードライブ用電圧を出力するか否かを切り換える。電位Vaaより所定電圧だけ高い電圧Vaahは、ビット線リストア電位Vaaにオーバードライブ用電位を加えることにより生成される。そして、第2内部降圧回路52に入力される制御信号ODによって、電圧Vaahを出力するか否かが制御される。

[0069]

図10は、前記センスアンプ及びセンスアンプ駆動回路を構成するトランジス タのレイアウト図である。

[0070]

この図10には、2カラム分のセンスアンプとセンスアンプ駆動回路が示されている。領域CにはPチャネルセンスアンプ(トランジスタT3、T4)が配置され、領域EにはNチャネルセンスアンプ(トランジスタT1、T2)が配置されている。領域Fには、Nチャネルセンスアンプを駆動するセンスアンプ駆動回路(トランジスタT5)と、Pチャネルセンスアンプを駆動するセンスアンプ駆動回路(トランジスタT7)が配置されている。領域A1、A2は、それぞれカラムごとのセンスアンプ領域を示している。

[0071]



前記レイアウト図中の個々の構成について、以下に詳しく述べる。P型拡散領、域31上には、ゲート電極32、33、ドレインコンタクト34、35、及び共通ソースコンタクト36が形成される。前記ゲート電極32、33は、クロスカップルされたPチャネルトランジスタT3、T4のゲート電極である。ドレインコンタクト34、35は、トランジスタT3、T4のドレインにそれぞれ接続されている。共通ソースコンタクト36は、トランジスタT3、T4の共通のソースに接続されている。N型拡散領域61及びコンタクト62は、Pチャネルセンスアンプが含まれるNウェル領域の電位を取るためのものである。

[0072]

ウェル境界41は、Pチャネルセンスアンプが含まれるNウェル領域と、Nチャネルセンスアンプが含まれるPウェル領域との境界である。

[0073]

前記Pウェル領域内のN型拡散領域42上には、ゲート電極43、44、ドレインコンタクト45、46、及び共通ソースコンタクト47が形成される。前記ゲート電極43、44は、クロスカップルされたNチャネルトランジスタT1、T2のゲート電極である。ドレインコンタクト45、46は、トランジスタT1、T2のドレインにそれぞれ接続されている。共通ソースコンタクト47は、トランジスタT1、T2の共通のソースに接続されている。

[0074]

また、前記Pウェル領域内の領域Fには、センスアンプ駆動回路を構成するNチャネルMOSトランジスタT5、T7が形成されている。ここで、図1の回路図に示したように、Nチャネルセンスアンプ及びPチャネルセンヌアンプは、共にNチャンネルMOSトランジスタで駆動される。さらに、トランジスタT5、T7のゲートに入力される信号は、共にセンスイネーブル信号SENである。このような回路構成の場合、トランジスタT5及びT7をセンスアンプ6が形成される領域C、Eに隣接する領域Fに1列に配置することが可能である。

[0075]

N型拡散領域63上には、Pチャネルセンスアンプを駆動するための前記NチャネルトランジスタT7が形成されており、ゲート電極64、ソースコンタクト

65、及びドレインコンタクト66が配置されている。ソースコンタクト65はトランジスタT7のソースに接続されており、このソースコンタクト65には電位Vaaが供給される。ドレインコンタクト66はトランジスタT7のドレインに接続されており、このドレインコンタクト66にはセンスアンプ駆動信号SAPが供給される。

[0076]

N型拡散領域67上には、Nチャネルセンスアンプを駆動するためのNチャネルトランジスタT5が形成されており、ゲート電極64、ソースコンタクト68、及びドレインコンタクト69が配置されている。図に示したトランジスタT5はレイアウトの境界部のため、トランジスタの上部と下部が分離されて描かれている。ソースコンタクト68はトランジスタT5のソースに接続されており、このソースコンタクト68には接地電位Vssが供給される。ドレインコンタクト69はトランジスタT5のドレインに接続されており、このドレインコンタクト69には信号SANが供給される。これらのトランジスタT5、T7では、チャネルイオン注入の境界と拡散領域間の余裕を取ることが難しい。このため、通常、トランジスタT5とT7のゲート長は等しく設定される。

[0077]

図11は、図10に示したレイアウト図に、ビット線配線とこのビット線配線 と同層の配線層を追加した図である。

[0078]

Pチャネルセンスアンプ駆動回路を構成するトランジスタT7のドレインコシタクト66と、Pチャネルセンスアンプを構成するトランジスタT3、T4の共通のソースコンタクト36は、配線81で相互に接続される。Pチャネルセンスアンプが含まれるNウェル領域に接続されたコンタクト62は、前記配線81に接続されている。配線81は、例えばタングステン(W)により形成する。

[0079]

また、Nチャネルセンスアンプ駆動回路を構成するトランジスタT5のドレインコンタクト69と、Nチャネルセンスアンプを構成するトランジスタT1、T

2の共通のソースコンタクト47は、配線82で相互に接続される。配線81と 配線82は、図11に示すように、列方向に交互に配置される。なお、ビット線 と同じ配線層で直接接続されていないソースコンタクト36、47もあるが、ソ ースコンタクト36間、及びソースコンタクト47間はさらに前記配線81、8 2より上層の配線層を介してそれぞれ共通に接続される。

[0080]

また、トランジスタT4のドレインコンタクト35、トランジスタT3のゲート電極32、トランジスタT2のドレインコンタクト46、及びトランジスタT1のゲート電極43は、ビット線bBLである配線83で相互に接続される。トランジスタT3のドレインコンタクト34、トランジスタT4のゲート電極33、トランジスタT1のドレインコンタクト45、及びトランジスタT2のゲート電極44は、ビット線BLである配線84で相互に接続される。

[0081]

図5に示したレイアウト例では、Pチャネルセンスアンプ及びセンスアンプ駆動回路を構成するトランジスタT3、T4、及びT6が同一のNウェル領域内に形成される。このため、前記Nウェル領域の電位は電圧Vaa以下にすることはできない。したがって、図5に示したレイアウト例では、Pチャネルセンスアンプの動作開始時には、トランジスタT3、T4のソース電位は電圧Vaaよりも低くなるので、センスアンプ駆動回路(トランジスタT6)にはバックバイアスがかかる。このため、トランジスタT6のしきい電圧Vthが上昇しその駆動力が低下する。この結果、Pチャネルセンスアンプによる初期のセンス速度が悪化することがある。

[0082]

これに対して、この実施の形態では、Pチャネルセンスアンプによる初期のセンス動作時に、センスアンプ駆動回路(トランジスタT7)にバックバイアスがかからないため、しきい電圧Vthが低いままである。これにより、Pチャネルセンスアンプによる初期のセンス速度を高速化できる。

[0083]

以上説明したようにこの発明の実施の形態では、レイアウト及び回路の改良に

より、ビット線センスアンプ活性化回路をセンスアンプに隣接して配置した場合でも従来よりもチップ面積を小さくすることができ、高速なランダムアクセスが可能なDRAMを安価に提供することができる。

[0084]

詳述すると、前記実施の形態では、従来はPチャネルMOSトランジスタで構成されていた、Pチャネルセンスアンプを駆動する第1駆動トランジスタを、NチャネルMOSトランジスタに置き換える。さらに、Nチャネルセンスアンプを駆動する第2駆動トランジスタのゲートと、前記第1駆動トランジスタのゲートへの入力信号を共通化する。これらにより、センスアンプ中に2列必要であった第1駆動トランジスタ及び第2駆動トランジスタを1列に配列することが可能であり、従来に比べてチップ面積が大幅に小さい高速なDRAMを実現できる。また、Pチャネルセンスアンプが含まれるNウェル領域の電位を、Pチャネルセンスアンプを駆動する第2駆動トランジスタの出力から取ることにより、従来に比べて初期のセンス速度を高速化することができる。

[0085]

また、この発明の実施の形態は前述した構成に限定されるわけではなく、前記 構成の変更あるいは各種構成の追加によって、様々な実施の形態を形成すること が可能である。

[0086]

【発明の効果】

以上述べたようにこの発明によれば、ビット線電位のセンス動作の高速化に適 した半導体集積回路を提供することが可能である。

【図面の簡単な説明】

【図1】

半導体集積回路において使用されるセンスアンプ及びセンスアンプ駆動回路の レイアウトを示す概略図である。

【図2】

図1に示したレイアウトを有する半導体集積回路を、回路構成にて示した回路 図である。

【図3】

前記半導体集積回路におけるセンスアンプ制御回路の構成を示す回路図である

【図4】

前記半導体集積回路におけるビット線センスアンプのビット線電位のセンス動作を示すタイミングチャートである。

【図5】

前記半導体集積回路におけるセンスアンプ及びセンスアンプ駆動回路を構成するトランジスタのレイアウト図である。

【図6】

この発明の実施の形態の半導体集積回路の構成を示す回路図である。

【図7】

前記実施の形態の半導体集積回路におけるセンスアンプ制御回路の構成を示す 回路図である。

【図8】

前記実施の形態の半導体集積回路におけるビット線センスアンプのビット線電 位のセンス動作を示すタイミングチャートである。

【図9】

前記実施の形態の半導体集積回路におけるオーバードライブ回路の構成を示す 図である。

【図10】

前記実施の形態の半導体集積回路におけるセンスアンプ及びセンスアンプ駆動 回路を構成するトランジスタのレイアウト図である。

【図11】

図10に示したレイアウト図に、ビット線配線と、このビット線配線と同層の 他の配線層を追加したレイアウト図である。

【図12】

従来のビット線センスアンプを使用したDRAMの一例を示す回路図である。

【図13】

前記DRAMにおけるセンスアンプ制御回路の構成を示す回路図である。

【図14】

前記DRAMにおけるビット線センスアンプのセンス動作を示すタイミングチャートである。

【図15】

前記DRAMにおけるセンスアンプ及びセンスアンプ駆動回路のレイアウトを示す概略図である。

【符号の説明】

- 1…バッファ制御回路
- 2 A…センスアンプ制御回路
- 3…ワード線ドライブ回路
- 4…ロウデコーダ
- 5…メモリセルアレイ
 - 6…ダイナミック型СМОSセンスアンプ
 - 7…セルアレイ選択スイッチ
 - 8…ビット線イコライズ回路
 - 9…カラム選択スイッチ
 - 10…Nチャネルセンスアンプ駆動回路
 - 11A…Pチャネルセンスアンプ駆動回路
 - 21…タイミング発生回路
 - 22…イコライズ回路
 - 31…P型拡散領域
 - 32、33…ゲート電極
 - 34、35…ドレインコンタクト
 - 36…共通ソースコンタクト
 - 4 1 … ウェル境界
 - 4 2 ··· N型拡散領域
 - 43、44…ゲート電極
 - 45、46…ドレインコンタクト



- 47…共通ソースコンタクト
- 51…第1内部降圧回路
- 52…第2内部降圧回路
- 61 ··· N型拡散領域
- 62…コンタクト
- 63…N型拡散領域
- 64…ゲート電極
- 65…ソースコンタクト
- 66…ドレインコンタクト
- 67…N型拡散領域
- 68…ソースコンタクト
- 69…ドレインコンタクト
- 62…コンタクト
- 81、82、83、84…配線
- BL、bBL…ビット線対
- CSL…カラム選択信号
- EXT…外部入力信号
- MC…メモリセル
- RA…ロウアドレス
- SAN…Nチャネルセンスアンプ駆動信号
- SAP… Pチャネルセンスアンプ駆動信号
- SEN…センスイネーブル信号
- T1、T2…NチャネルMOSトランジスタ
- T3、T4…PチャネルMOSトランジスタ
- T5…NチャネルMOSトランジスタ
- T6…PチャネルMOSトランジスタ
- T7…NチャネルMOSトランジスタ
- WL1、…、WLn-1、WLn…ワード線
- φ S A …ビット線センスアンプ制御信号




φWL…ワード線制御信号




【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】









【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】







【書類名】

要約書

【要約】

【課題】ビット線電位のセンス動作の高速化に適した半導体集積回路を提供する

【解決手段】メモリセルMCがマトリクス状に配置されたメモリセルアレイ5と、メモリセルMCから読み出された信号を増幅する、NチャネルMOSトランジスタから構成されたNチャネルセンスアンプとPチャネルMOSトランジスタから構成されたPチャネルセンスアンプとを含むセンスアンプ6と、センスアンプ6に隣接して配置され、センスアンプ6が含むNチャネルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネルMOSトランジスタを有するセンスアンプ駆動回路10、11Aと、これらセンスアンプ駆動回路が有する各々のNチャネルMOSトランジスタのゲート電極に共通の制御信号を供給するセンスアンプ制御回路2Aとを有する。

【選択図】 図6

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住·所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝